トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ－８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第４３６回］
●バイナリカウンタ回路の改良（１３）
前回説明しましたトランジスタの逆接続対策のためのダイオード追加回路についてさらに考えてみました。
前回書きましたようにトランジスタのエミッタにダイオードを追加するという案は［第２０１回］で考えたものでした。
ところで［第２０１回］を再読してみますとダイオードを追加したのはトランジスタが逆接続（２ＳＣ１８１５の場合エミッタに＋５Ｖがかかる状態でベースがＨ、コレクタがＬになる状態）になるのを防ぐというよりもエミッタに別のビットのラインからの電圧がかかることで逆電流が流れてしまうのを防ぐことが目的だと書いています。
結果的に逆接続対策になっているのでそれはそれでよいのですけれど。
ずっと論じていますバイナリカウンタ回路は［第２０１回］で問題としている回路とは異なり他のビットからの電圧がかかるということはありません。
前回エミッタにダイオードを追加したのは純粋にエミッタに＋５Ｖ（２ＳＣ１８１５の場合です。２ＳＡ１０１５の場合はＧＮＤ電位）が直接かかることを防止するためです。
しからば。
逆接続になっては本当にいかんのか？
本来ならば避けるべきであることはわかっています。
そこを敢えて無視したら本当にいけないのか。
その疑問です。
そこを敢えて無視してしまうとこういう回路になります。
ダイオードを外してしまいました。
すっきりした回路になります。
これはまさに悪魔の誘惑であります。
この回路ではトランジスタ（②のＴ１、Ｔ２、Ｔ５、Ｔ６）が逆接続になる期間が出てきます。
例として②のＴ６のエミッタに＋５Ｖがかかっているときを考えてみます。
ＣＫＧ２＝Ｖｃｃの状態です。
このときに逆接続になるのはベース電位がＨでコレクタ（（Ｂ）点）がＬのときです。
このときは③のＴ９、Ｔ１０のコレクタもＬのときですからＴ６が逆接続のためエミッタからコレクタに逆電流が流れて（Ｂ）点の電位が上がります。
このとき（Ｂ）点の電圧はどの位になるのか、それを推測してみることにします。
トランジスタの逆接続については逆電流以前にＶＥＢＯ耐圧の問題があります。
それについては後で検討することにします。
一般的な２ＳＣ１８１５（２ＳＡ１０１５も同じ）の順方向でのｈＦＥ（電流増幅率）は１００倍程度です。
逆接続の場合には電流増幅率が１／１０以下になるといわれています。
メーカーのデータシートにはその値はありません。
メーカーとしては「危険なのでそれはやるな」というスタンスのようです。
仮にそれが１０倍に低下したと考えます。
するとこのときＴ６のエミッタからコレクタには１ｍＡ程度の逆電流が流れることになります。
ということは。
Ｔ６の出力インピーダンスは５ＫΩということです。
Ｒ１４＝４．７ＫΩですから、すると（Ｂ）点は２．５Ｖほどになってしまいます。
これはアウトです。
だとすれば。
Ｒ１４を小さくしなければなりません。
たとえばＲ１４＝１ＫΩで考えてみます。
すると（Ｂ）点は０．８Ｖ程度になりますから、それならセーフです。
しかしここは諸刃の剣です。
通常の順接続の場合の電流増幅率は１００倍程度ですからそのときのＴ６の出力インピーダンスは０．５ＫΩ程度になります。
するとそのときの（Ｂ）点は３．３Ｖ程度になります。
１．７Ｖ低下することになります。
ぎりぎりセーフかという値です。
もっともその場合にはそれは一瞬で直後に③のＴ９出力がＨになり（Ｂ）＝５Ｖになるので不安定な状態ではなくなります。
仮にＲ＝１．５ＫΩだとすれば逆接続のとき（Ｂ）≒１．１５Ｖ、順接続では（Ｂ）≒３．７５Ｖになります。
１．２５Ｖの低下です。
落としどころとしてはそんなところかという感じです。
なんだかちょっと危ない感じになってきました。
カギは逆接続時の電流増幅率ということになります。
そういうことになると。
実験をして試してみるしかありませんでしょう。
実際に上の回路で実験をしてみました。
上側（ＣＨ１）はＣＫＩＮ（１ＭＨｚ）です。
下側（ＣＨ２）はＱ＿出力です。
Ｑ＿は入力クロック（ＣＫＩＮ）がＬの期間に後段のフリップフロップ（回路図で③の下側のＲＳＦＦ）に読み込まれるので入力クロックの下がりエッジで変化しています。
安定した出力が得られています。
下は回路図の（Ａ）点の波形です。
上側（ＣＨ１）はＣＫＩＮ（１ＭＨｚ）です。
下側（ＣＨ２）は（Ａ）点の波形です。
こちらは入力クロックの立ち上がりで変化しています。
ＣＫＩＮ＝Ｌのときが逆接続になります。
最初のＣＫＩＮ＝ＬのときのＣＨ２の波形はＨなのでちょっとわかりにくいです。
２番目のＣＫＩＮ＝ＬのときにＣＨ２が少し浮き上がっているようです。
しかしそれはわずかで１Ｖ以下のように見えます。
下は回路図の（Ｂ）点の波形です。
上側（ＣＨ１）はＣＫＩＮ（１ＭＨｚ）です。
下側（ＣＨ２）は（Ｂ）点の波形です。
こちらは入力クロックの立ち下がりで変化しています。
ＣＫＩＮ＝Ｈのときが逆接続になります。
こちらも最初のＣＫＩＮ＝ＨのときのＣＨ２の波形はＨなのでちょっとわかりにくいです。
２番目のＣＫＩＮ＝ＨのときにはＣＨ２が少し浮き上がっているようです。
こちらもわずかで０．５Ｖ程度のように見えます。
案ずるよりも産むが易しです。
試してみた結果では逆接続時の電流増幅率はせいぜい５倍程度のようです。
これなら使えるじゃありませんか。
もう少し安全サイドで考えるならＲ１４＝３．３ＫΩにしてもいいかもしれません。
さて。
問題はＶＥＢＯです。
ＶＥＢＯは逆接続時の耐圧です。
一般にトランジスタのＶＥＢＯは小さくて２ＳＡ１０１５、２ＳＣ１８１５では５Ｖとされています。
Ｖｃｃ＝５Ｖでは耐圧ぎりぎりです。
絶対最大定格ですから厳密に考えれば一瞬でもサージがあればアウトです。
最悪の場合トランジスタが破損します。
危ないじゃないの。
まあ。
そうなのですけれど。
何十ｍＡも流そうというのではありません。
せいぜい１ｍＡ程度です。
絶対最大定格とは言いながら実際のところ工業製品なのですからマージンがゼロということはありませんでしょう。
ここは。
やってみるべきではありませんでしょうか。
おお。
そうでした。
ずっとずっと昔。
初心者だったころ。
先輩が教えてくれた回路を思い出しました。
なんじゃこりゃあ。
露骨に逆接続です。
一瞬にして破損する？
実はこれゼナーダイオードの代用なのです。
まあアマチュア規格です。
ゼナーダイオードの手持ちがないときなどに重宝します。
Ｖｏｕｔは大体８Ｖぐらいで安定したゼナー特性があります。
絶対最大定格を完全に越えてしまっていますから中には壊れてしまうものもあるかもしれませんが。
初心者のころはいろんなトランジスタで結構使ったようでしたが破損したという記憶はありません。
そういうことからすると。
Ｖｃｃ＝５Ｖなら使えるのではありませんでしょうか。
トランジスタでＣＰＵをつくろう！［第４３６回］
２０２４．３．２６ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る