トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ－８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第４３５回］
●バイナリカウンタ回路の改良（１２）
１ヶ月以上に亘って検討してきましたエッジパルス方式でのバイナリカウンタ回路は残念ながら断念せざるを得ない結果になってしまいました。
エッジパルス方式にこだわってしまった気持ちの中にはＴＴＬロジックＩＣのフリップフロップとしてはエッジトリガが一般的（だからそうすべき）という思い込みがありました。
この機会にそもそもの当初の回路に戻ってよくよく考えてみました。
よくよく考えてみましたら。
少なくともトランジスタロジック回路に限ってみればそこまでエッジトリガにこだわる必要はなかったのでした。
確かにクロックの立ち上がりの一瞬でフリップフロップの値をラッチするというのは一面では安定した回路であるかのように思えます。
それでは［第４１１回］の「改良前」の回路はどうかといいますと。
実はこちらの回路でも見方を変えれば半分は「エッジトリガ」だといえます。
この回路の動作については［第１６６回］で説明をしています。
そこでの説明図で太線の部分が「ラッチデータ」です。
その太線が始まる直前のクロックエッジでデータがラッチされています。
「真性」のエッジトリガと違うところは太線ではない細線の期間はデータが筒抜けになってしまう点です。
この期間にデータにノイズが乗ればそのまま出力に出てしまいます。
ま、しかし。
そんなことがあればそれはＣＰＵ回路としては致命的ですから、それはないというのがそもそもの前提になります。
だとすれば「真性」のエッジトリガであろうとなかろうとどちらでもよいことなのでは？
そのように考えて、あらためて「改良前」の回路に戻って考えてみました。
その結果たどりついたのが下の回路です。
回路をわかり易くするため今までと同様ＣＬＲ回路は外して考えています。
「改良前」の回路ではＣＬＲを別にするとトランジスタを２０個使っていました。
今回の回路では一部のトランジスタをダイオードに置き換えましたからトランジスタは１６個になりました。
その代わりにダイオードが４個追加になりました。
ダイオードがないとトランジスタのエミッタコレクタ間が逆電位になってしまいます。
するとエミッタからコレクタに通常とは逆向きに電流が流れてしまいます。
ダイオードはそれを防ぐためのものです。
エミッタにダイオードを追加することでコレクタから出力される波形の電圧が＋側とＧＮＤ側のそれぞれで０．７Ｖほど狭くなります。
この回路に限っていえばそのコレクタからの出力（図中（Ａ）、（Ｂ））は「内側」の回路に出力されるもので外部に出力されるものではありませんし、この回路としてはそれは特に問題となるほどのものではありません。
実はこの回路は今回初めて考えたものではありません。
逆接続を回避するための方法としてトランジスタのエミッタ側にダイオードを追加する案について［第２０１回］で説明をしています。
この方法はエミッタからコレクタへの逆電流は阻止できますがベースからコレクタへの逆電流は阻止できません。
そこで［第４１１回］の「改良前」の回路では２ＳＡ１０１５と２ＳＣ１８１５の各コレクタのところにクロックによってＯＮ／ＯＦＦするトランジスタを入れたのでした。
しかしベースとコレクタが逆電位の場合にベースからコレクタに流れる逆電流（２ＳＣ１８１５の場合です。２ＳＡ１０１５の場合にはコレクタからベースに流れる逆電流）は０．１ｍＡ程度ですからその程度ならば無視してもよいのではと思います。
今回はそのように判断してあえてトランジスタを置かずに［第２０１回］の通りエミッタ側にダイオードを置きました。
上でも書きましたように今回の回路は［第４１１回］の「改良前」の回路に比べてトランジスタが４個減ってダイオードが４個増えました。
わずかな増減のようですが減るのはトランジスタだけではなくて抵抗とコンデンサも各４個減ります。
もともとバイナリカウンタ回路は多段で使用するのが目的ですからたとえば８ビットカウンタで３２トランジスタ、１６ビットカウンタで６４トランジスタの削減（抵抗、コンデンサも同数の削減）ということになればそれなりに有意義な改良ということになると思います。
念のために試作を行なって波形をオシロで観測しました。
上側（ＣＨ１）はＣＫＩＮ（１ＭＨｚ）です。
下側（ＣＨ２）はＱ＿出力です。
Ｑ＿は入力クロック（ＣＫＩＮ）がＬの期間に後段のフリップフロップ（回路図で③の下側のＲＳＦＦ）に読み込まれるので入力クロックの下がりエッジで変化しています。
入力クロックのエッジにかなり大きなオーバーシュート、アンダーシュートが見られます。
これは下の写真のように電源ラインをケーブルで引き回したりしているからです。
黒と緑のクリップがＧＮＤ、赤が＋５Ｖです。
右側が今回のテスト回路です。
何年か前に作った試作基板を利用しています。
左側はクロック発生基板です。
下は試作した回路です。
今回の回路は写真で見て縦３列で１回路です。
回路図の①が第１列、②が第２列、③が第３列です。
今回書いたこと以外にもあれこれテストをするために同じ回路をもう１回路組みました。
下は回路図の（Ａ）点の波形です。
上側（ＣＨ１）はＣＫＩＮ（１ＭＨｚ）です。
下側（ＣＨ２）は（Ａ）点の波形です。
こちらは入力クロックの立ち上がりで変化しています。
波形にはダイオードの影響とおそらくはエミッタ・ベース間の逆電流の影響が出ているようです。
下は回路図の（Ｂ）点の波形です。
上側（ＣＨ１）はＣＫＩＮ（１ＭＨｚ）です。
下側（ＣＨ２）は（Ｂ）点の波形です。
こちらは入力クロックの立ち下がりで変化しています。
こちらも波形にはダイオードの影響とおそらくはエミッタ・ベース間の逆電流の影響が出ているようです。
トランジスタでＣＰＵをつくろう！［第４３５回］
２０２４．３．２５ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る