ＰＩＣ−ＵＳＢＩＯ ｕｓｉｎｇ ＢＡＳＩＣ
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
ＵＳＢインターフェースを内蔵したＰＩＣを使ってＷｉｎｄｏｗｓパソコンで外部回路を制御するための各種Ｉ／Ｏ基板の製作記事です。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
［第１５７回］
●ＰＩＣＵＳＢＩＯ−０３（１０６）ＥＵＳＡＲＴ（８）同期モード（１）マスター送信モード
前回までＥＵＳＡＲＴの非同期通信について書いてきました。
今回からは同期通信です。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
同期式シリアル通信は通常はマスターが１台でスレーブが１台または複数台のシステムで使われます。
マスターデバイスはボーレートジェネレータ回路を有していてシステムの全デバイスにクロックを供給します。
スレーブデバイスはクロックジェネレータ回路がなくてもマスターのクロックを利用することができるという利点があります。
同期モードには２本の通信ライン（双方向のデータラインとクロックライン）があります。
スレーブはマスターが供給する外部クロックを使って受信シフトレジスタおよび送信シフトレジスタのデータをシフトします。
データラインは双方向なので同期通信は半二重に限られます。
半二重通信ではマスターもスレーブもデータを送信し受信することができますが、その両方を同時に行なうことはできません。
ＥＵＳＡＲＴはマスターとしてもスレーブとしても使うことができます。
スタートビットとストップビットは同期式通信では使われません。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●同期マスターモード
ＥＵＳＡＲＴを同期マスターモードで使うためには次のビットを設定します。
・ＳＹＮＣ＝１
・ＣＳＲＣ＝１
・ＳＲＥＮ＝０（送信モード）：ＳＲＥＮ＝１（受信モード）
・ＣＲＥＮ＝０（送信モード）：ＣＲＥＮ＝１（受信モード）
・ＳＰＥＮ＝１
ＴＸＳＴＡレジスタのＳＹＮＣビットをセットすることでデバイスが同期モードになります。
ＴＸＳＴＡレジスタのＣＳＲＣビットをセットすることでデバイスがマスターモードになります。
ＲＣＳＴＡレジスタのＳＲＥＮビットとＣＲＥＮビットをクリアすることでデバイスが送信モードになります。
それ以外は受信モードになります。
ＲＣＳＴＡレジスタのＳＰＥＮビットをセットすることでＥＵＳＡＲＴがイネーブル（有効）になります。
ＲＸ／ＤＴ端子やＴＸ／ＣＫ端子がアナログ回路と端子を共用している場合には対応するＡＮＳＥＬビットをクリアしてアナログＩ／Ｏを無効にする必要があります。
ＲＸ／ＤＴおよびＴＸ／ＣＫ端子に対応するＴＲＩＳビットはセット（’１’＝入力）にしなければなりません。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●マスタークロック
同期データ通信ではデータラインのほかにデータに同期するクロックラインを使います。
マスターデバイスはＴＸ／ＣＫラインからクロックを送出します。
ＴＫ／ＣＫ端子の出力ドライバはＥＵＳＡＲＴが同期送信または受信モードに設定されると自動的にイネーブル（有効）になります。
シリアルデータビットはクロックの立ち上がりエッジごとに変化します。
クロックサイクルはデータビットごとに作られます。
データビットの数だけのクロックが作られます。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●クロックの極性
クロックの極性はＭｉｃｒｏｗｉｒｅとの互換性のためのオプションです。
クロックの極性はＢＡＵＤＣＯＮレジスタのＣＫＴＸＰビットで選択できます。
ＣＫＴＸＰビットをセットするとクロックのアイドルステートはＨレベルになります。
ＣＫＴＸＰビットがセットされるとデータはクロックの下がりエッジで変化し上がりエッジでサンプリングされます。
ＣＫＴＸＰビットをクリアするとクロックのアイドルステートはＬレベルになります。
ＣＫＴＸＰビットがクリアされるとデータはクロックの上がりエッジで変化し下がりエッジでサンプリングされます。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●同期マスター送信
データはＲＸ／ＤＴ端子から送出されます。
ＲＸ／ＤＴおよびＴＸ／ＣＫ端子の出力ドライバはＥＵＳＡＲＴが同期マスター送信に設定されると自動的にイネーブル（有効）になります。
送信は文字データがＴＸＲＥＧレジスタに書き込まれることで開始されます。
まだＴＳＲに前のデータが一部でも残っているときは最後のビットが送出されてしまうまでＴＸＲＥＧレジスタのデータはそのまま保持されます。
それが最初の文字データか前のデータがＴＳＲから完全に送出されていればＴＸＲＥＧのデータは直ちにＴＳＲに送られます。
文字データの送信はデータがＴＸＲＥＧからＴＳＲに送られた直後に開始されます。
データビットはマスタークロックの上がりエッジで変化し次の上がりエッジまで維持されます。
Ｎｏｔｅ：ＴＳＲレジスタはデータメモリにマップされていないのでユーザーがアクセスすることはできません。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●データの極性
送信データおよび受信データの極性はＢＡＵＤＣＯＮレジスタのＤＴＲＸＰビットにより設定できます。
デフォルトでは’０’になっていて送受信データは正論理です。
ＤＴＲＸＰビットを’１’にすると送受信データは反転され負論理になります。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●同期マスター送信のセットアップ
１．ＳＰＢＲＧＨおよびＳＰＢＲＧレジスタに値を設定するとともにＢＲＧＨおよびＢＲＧ１６ビットを設定します。
２．ＳＹＮＣ、ＳＰＥＮおよびＣＳＲＣの各ビットをセットして同期マスターシリアルポートをイネーブル（有効）にします。
３．ＳＲＥＮおよびＣＲＥＮビットをクリアして受信モードを無効にします。
４．ＴＸＥＮビットをセットして送信モードをイネーブル（有効）にします。
５．本稿では９ビットモードは扱いませんのでこの項は省略します。
６．本稿では割込みは扱いませんのでこの項は省略します。
７．本稿では９ビットモードは扱いませんのでこの項は省略します。
８．ＴＸＲＥＧレジスタにデータを書き込むことで送信を開始します。
同期送信の波形図です。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
同期マスター送信に関係するレジスタの一覧表
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
−＝未実装。’０’が読み出される。アミのかかったビットは同期マスター送信では使用されない。
この表には間違いがあります。
ＲＣＳＴＡのＳＲＥＮとＣＲＥＮは’０’にします。
ＴＲＩＳＣは使いません。
同期通信に関係するのはＴＲＩＳＢのｂｉｔ７とｂｉｔ５です。
ＰＩＣ−ＵＳＢＩＯ ｕｓｉｎｇ ＢＡＳＩＣ［第１５７回］
２０２３．１．１６ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る