ＰＩＣ−ＵＳＢＩＯ ｕｓｉｎｇ ＢＡＳＩＣ
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
ＵＳＢインターフェースを内蔵したＰＩＣを使ってＷｉｎｄｏｗｓパソコンで外部回路を制御するための各種Ｉ／Ｏ基板の製作記事です。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
［第１５２回］
●ＰＩＣＵＳＢＩＯ−０３（１０１）ＥＵＳＡＲＴ（３）非同期モード（２）非同期受信
今回は非同期受信です。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
非同期通信の典型的な使い方としてはＲＳ２３２Ｃシステムが考えられます。
非同期受信のブロック図は［第１５０回］でお見せしました。
ＲＸ／ＤＴ端子から入力された受信データは復調回路に通されます。
復調回路はボーレートの１６倍という高速でデータをシフトしますが、シリアル受信シフトレジスタ（ＲＳＲ）はボーレートと同じビットレートで動作します。
８ビットまたは９ビットの文字データのシフト入力が完了するとそのデータは直ちに２文字分のファーストインファーストアウト（ＦＩＦＯ）メモリに送られます。
ＦＩＦＯバッファがあることで２文字分の完全な受信が可能になり、ソフトウェアがＥＵＳＡＲＴ受信プログラムの実行を開始するよりも前に３番目の受信を開始することができます。
ＦＩＦＯとＲＳＲレジスタはソフトウェアで直接アクセスすることはできません。
受信したデータはＲＣＲＥＧレジスタを通して受け取ります。
●受信を可能にする
次の３つのコントロールビットによってＥＵＳＡＲＴ非同期受信が可能になります。
・ＣＲＥＮ＝１
・ＳＹＮＣ＝０
・ＳＰＥＮ＝１
その他のＥＵＳＡＲＴコントロールビットについてはそれぞれ必要な設定を行ないます。
ＲＣＳＴＡレジスタのＣＲＥＮビットをセットすることでＥＵＳＡＲＴの受信回路がイネーブルになります。
ＴＸＳＴＡレジスタのＳＹＮＣビットをクリアするとＥＵＳＡＲＴが非同期通信モードになります。
ＲＣＳＴＡレジスタのＳＰＥＮビットをセットすることでＥＵＳＡＲＴモジュールがイネーブルになります。
ＲＸ／ＤＴ Ｉ／Ｏ端子はＴＲＩＳの対応するビットをセットすることでその向きを入力にしなければなりません。
この文は前回の「●送信を可能にする」のＮｏｔｅ１：の記述と矛盾しています。
どちらが本当なのかわかりませんがここに書いてある通りＲＸ／ＤＴ端子は入力に設定しておくのが無難でしょう。
ＲＸ／ＤＴ端子がアナログ回路と端子を共用している場合にはＡＮＳＥＬの対応するビットをクリアしてアナログＩ／Ｏをディスイネーブルにする必要があります。
ＮＯＴＥ１：ＳＰＥＮビットをセットするとＴＸ／ＣＫ Ｉ／Ｏ端子は対応するＴＲＩＳビットの状態に関係なくまたＥＵＳＡＲＴ送信がイネーブルかどうかに関係なく自動的に出力になります。
Ｉ／Ｏポート出力ラッチは出力回路から切り離されます。
したがってＴＸ／ＣＫ端子を通常のＰＯＲＴ出力として使うことはできません。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●受信データ
受信データ復調回路は最初のビットの下がりエッジで初期化されます。
最初のビットはスタートビットで常にゼロです。
データ復調回路はスタートビットの中央まで１／２ビットカウントしてそこでまだゼロであることを確認します。
もしもゼロでなかったらそこで復調回路は処理を中止し、エラー信号は出さずにスタートビットの下がりエッジの検出を再開します。
スタートビット＝０の確認に成功するとデータ復調回路は１ビット分カウントして次のビットの中央まで進みます。
このあと’ｍａｊｏｒｉｔｙ ｄｅｔｅｃｔ ｃｉｒｃｕｉｔ’という表現があります。
何でしょう？
ブロック図を見てもわかりません。
ふつうは過半数とか多数とかの意味になります。
ビットの中央でサンプリングするのではなくてその前後で複数回サンプリングして多いほうを採るというような回路と解されます。
で。
その回路によって’０’か’１’が決定されるとそのビットがＲＳＲにシフトされます。
それが全てのビット分繰り返されます。
そして最後のビットがチェックされます。
最後のビットはストップビットで常に’１’です。
ここで’０’が検出されるとこの文字データについてのフレーミングエラーがセットされます。
’１’であればこの文字データのフレーミングエラーはクリアされます。
（どうもフレーミングエラーは各受信文字ごとにセット、リセットされるようです）
全てのデータビットとストップビットの受信が完了するとＲＳＲの文字データは直ちにＥＵＳＡＲＴ受信ＦＩＦＯに送られてＰＩＲ１レジスタのＲＣＩＦ割込みフラグがセットされます。
ＲＣＲＥＧレジスタを読むとＦＩＦＯのトップにある文字データが読み出されます。
Ｎｏｔｅ：もしも受信ＦＩＦＯがオーバーランするとオーバラン状態が解消されるまで受信は行なわれなくなります。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●受信データの極性
受信データの極性はＢＡＵＤＣＯＮレジスタのＤＴＲＸＰビットで設定できます。
デフォルトではこのビットは’０’で受信アイドルおよびデータは正論理です。
ＤＴＲＸＰビットを’１’にすると受信データは反転され受信アイドルおよびデータは負論理になります。
ＤＴＲＸＰビットによる受信データの極性の設定は非同期モードに限られます。
同期モードでのＤＴＲＸＰビットは別の役割になります。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●受信割込みフラグ
ＰＩＲ１レジスタのＲＣＩＦ割込みフラグビットはＥＵＳＡＲＴ受信がイネーブルで受信ＦＩＦＯに未読データが残っているときにセットされます。
ＲＣＩＦビットはリードオンリーです。
ソフトウェアでセット、リセットすることはできません。
今のところＰＩＣＵＳＢＩＯ用ＢＡＳＩＣインタプリタではＥＵＳＡＲＴ通信の割込みは使わないつもりですので、割り込みについての説明は省略します。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●受信フレーミングエラー
受信ＦＩＦＯ内の各文字データごとにフレーミングエラービットが付与されます。
フレーミングエラーはストップビットが検出されなかったことを示しています。
フレーミングエラーはＲＣＳＴＡレジスタのＦＥＲＲビットにアクセスすることで確認することができます。
ＦＥＲＲビットは受信ＦＩＦＯトップの未読文字データの状態を示しています。
ですからＦＥＲＲビットはＲＣＲＥＧを読む前に確認しなければなりません。
ＦＥＲＲビットはリードオンリーで受信ＦＩＦＯトップの未読文字データのみの状態を示しています。
フレーミングエラー（ＦＥＲＲ＝１）は新たなデータ受信を妨げません。
ＦＥＲＲビットをクリアする必要はありません（もともとＦＥＲＲはリードオンリーです）。
ＦＩＦＯバッファから次の文字データを読むと（ＲＣＳＴＡレジスタを読むと）ＦＩＦＯ（のトップ）は次の文字データになりフレーミングエラーも次の文字データのものになります。
ＦＥＲＲビットはＲＣＳＴＡレジスタのＳＰＥＮビットをクリアすることで強制的にクリアされます。
ＳＰＥＮビットをクリアするとＥＵＳＡＲＴはリセットされます。
ＲＣＳＴＡレジスタのＣＲＥＮビットをクリアしてもＦＥＲＲビットには影響しません。
フレーミングエラーそのものは割込みを発生させません。
Ｎｏｔｅ：受信ＦＩＦＯにある全てのデータがフレーミングエラーであるときは繰り返しＲＣＲＥＧを読んでもＦＥＲＲビットはクリアされません。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●受信オーバーランエラー
受信ＦＩＦＯバッファは２文字分のデータを保持できます。
ＦＩＦＯが２文字分のデータを保持しているときにＦＩＦＯがアクセスされる前にそこに３番目のデータが来るとオーバーランエラーが発生します。
するとＲＣＳＴＡレジスタのＯＥＲＲビットがセットされます。
すでにＦＩＦＯバッファにある文字データは読み出せますがエラーが解消されるまでは新しい文字データは受信できません。
エラーをクリアするにはＲＣＳＴＡレジスタのＣＲＥＮビットをクリアするか、ＲＣＳＴＡレジスタのＳＰＥＮビットをクリアしてＥＵＳＡＲＴをリセットするしかありません。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●非同期受信のセットアップ
１．ＳＰＢＲＧＨ：ＳＰＢＲＧレジスタペアとＢＲＧＨおよびＢＲＧ１６ビットを設定することで必要なボーレートを決定します。
２．ＳＰＥＮビットをセットすることで非同期シリアルポートをイネーブルにします。
またＴＲＩＳビットをセットしてＲＸ／ＤＴ端子を有効にします。
非同期通信を可能にするためにＳＹＮＣビットをクリアしなければなりません。
３．省略
４．省略
５．受信データの極性を反転させたいときにはＤＴＲＸＰビットをセットします。
６．ＣＲＥＮビットをセットすることで受信をイネーブルにします。
７．文字データがＲＳＲから受信バッファに転送されるとＲＣＩＦ割込みフラグがセットされます。
８．エラーフラグを確認するためにＲＣＳＴＡレジスタを読みます。
９．ＲＣＲＥＧレジスタを読むことで受信バッファから受信データを受け取ります。
１０．もしオーバーランエラーが発生したらＣＲＥＮ受信イネーブルビットをクリアしてＯＥＲＲフラグをクリアします。
下は非同期受信のタイミング図です。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
下は非同期受信に関係するレジスタです。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
−未記載のところは’０’が読み出されます。
アミがかかっているところは非同期送信では使われません。
ＰＩＣ−ＵＳＢＩＯ ｕｓｉｎｇ ＢＡＳＩＣ［第１５２回］
２０２３．１．１０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る