トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第４１５回］
●バイナリカウンタ回路の改良（５）
前回の続きです。
説明に入る前にまた回路図の訂正です。
［第４１２回］にお見せした改良後の回路図を２箇所訂正します。
Ｑ＿出力〜ＧＡＴＥ入力のラインの１０ＫΩ抵抗のＧＡＴＥ入力側に２２ｐＦのコンデンサを追加しました。
もう一箇所ＣＫＩＮのＣ１８１５のベース抵抗を２００ＫΩから５１ＫΩに変更しました（この変更については前回説明済みです）。
今回は回路図上部のカウンタ本体の回路についての説明です。
下にその部分だけを取り出しました。
ＣＬＲ回路は考えの邪魔になるので省いてあります。
ここで考えたいのはＱ＿出力〜ＧＡＴＥ入力（図の（Ｂ）点）の間に入れたＲＣ回路による遅延時間の確認です。
それからＲ１４の抵抗値を１０ＫΩから４．７ＫΩに変更しましたがそれでよいかということです。
この回路の動作の要点は１０ＫΩと２２ｐＦによるＱ＿の遅延です。
Ｑ＿の出力がＧＡＴＥがＯＦＦになったあとに届くことが必須の条件です。
ＧＡＴＥがＯＮの時間（つまりＣＫＶ、ＣＫＧのパルス幅）よりも長い遅延時間になるようにすることが必要です。
パルス幅が短ければ遅延時間も短くできます。
その場合に問題になるのはＲ１４です。
Ｑ＿はＲ１４を介してＱ出力側の入力につながっています。
ここも遅延することが考えられます（それはどのくらいの時間なのか？）。
この信号はＧＡＴＥがＯＮの期間中にＱ出力側の入力に届く必要があります。
それらについて検討するのが今回の課題です。
１０ＫΩと２２ｐＦの遅延時間は時定数（Ｔ＝ＲＣ）によってアバウトな値を求めることはできます。
そのＴはコンデンサの電圧がＶｃｃの６３％まで充電される時間または逆にＶｃｃの３７％まで放電される時間です。
欲しい時間はゲートがＯＮのときに図の（Ｂ）の入力によって（Ｃ）が反転応答する時間ですからＶｃｃの５０％まで２２ｐＦが充電または放電される時間になります。
Ｔ＝ＲＣよりは短い時間のはずですがそれを計算で求めたとしても実際にその通りであるとは限りません。
２２ｐＦは非常に小さい値なので許容誤差も大きくなると思われますし回路の浮遊容量の影響や温度などの影響も無視できません。
結果はアバウトなものになるでしょうし、それならば試作回路を作って動作テストによって大体のところを求めるほうがよいのではと思います。
しかしその遅延時間はどうすればテストで確認することができるでしょうか。
回路がまともに動作した場合ＧＡＴＥがＯＮの期間よりも長い遅延時間が求められますからＣＫＶ、ＣＫＧと（Ｂ）点をオシロで観測すれば大体の見当はつけられると思います。
それではちょっと心配なので本当はＧＡＴＥ出力（（Ｃ）点）での変化を見たいと考えました。
ちょっと考えるとそれは不可能のように思えます。
なにしろ遅延時間はＧＡＴＥがＯＦＦになったあとまで続かなければならないのですから、ＧＡＴＥがＯＦＦになったあとに遅延による出力の変化など見ることはできないはずだからです。
そこでＧＡＴＥ回路と同じ回路（ただしこちらは常時ＯＮ）を並列する形でつくってその出力を見ることを考えました。
それならＧＡＴＥ回路の出力を確認することができるはずです。
実際にそのようにして「ＧＡＴＥ」出力を確認することができました。
が。
やっぱり納得できません。
あくまでそれはモデル回路です。
「ホンモノ」のＧＡＴＥ回路でＲ１４とかかわっているところまで見てみたい。
それはとうてい叶わぬ無理な望みのように思えましたがやっぱり諦めきれません。
そこをなんとか工夫できないものか。
どこかになにか方法があるはず。
色々考えてもよい案が浮かばないときには一旦そこから離れてつかんでいるものを開放すると突然よい考えが浮かぶことがよくあります。
深夜自宅に帰る道すがら突然ひらめきました。
なんだ、簡単なことではないか。
ＧＡＴＥのパルス幅にとらわれていたからいけなかったのです。
幅の狭いパルスではなくてデューティ５０％のクロックをそのままＣＫＶ、ＣＬＧに入れればよかったのです。
［第４１３回］の回路です。
そこでは説明のためにＣＫＶ、ＣＫＧに幅の狭いパルスを入れる代わりにもとのクロックをそのまま入れて出力が発振するところをお見せしました。
その回路の代わりに上の遅延付きの回路を使えばよいはずです。
さっそくそのようにしてオシロで観測してみました。
下は図の（Ａ）点と（Ｃ）点の波形です。
上側（ＣＨ１）はＱ＿出力（（Ａ）点）の波形です。
下側（ＣＨ２）はＧＡＴＥ出力（（Ｃ）点）の波形です。
めちゃめちゃノイズが乗っているように見えますがノイズではありません。
Ｑ＿が遅延回路を通してＧＡＴＥ入力につながっているのでＧＡＴＥがＯＮになっている時間が長いと遅延時間が過ぎてしまい短時間で信号がループして「発振」が始まります。
ノイズのように見えるのは「発振」しているときの波形です。
「発振」していない部分はＧＡＴＥがＯＦＦの期間とそれから今回知りたいと思っている信号の「遅延期間」です。
本日は時間がなくなってしまいました。
説明の途中ですが続きは次回にすることにいたします。
トランジスタでＣＰＵをつくろう！［第４１５回］
２０２４．２．８ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る