トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第４１４回］
●バイナリカウンタ回路の改良（４）
このところ説明してきましたバイナリカウンタ回路についてもう少し突き詰めて考えてみることにしました。
［第４１２回］でＲ１４の値とゲート入力ラインの抵抗値とＮＡＮＤ出力のパルス幅の値は「適当です」と書きました。
適当ではやっぱりいかんのではないか。
後々のためにここはしっかり確認しておくべき、と思った次第。
で。
しっかり確認した結果今まであいまいにしてきたところがはっきり見えてきました。
その詳細については次回に説明するつもりですが、結果としてゲートに入力するデータをラッチするための幅の狭いパルス（ＮＡＮＤ出力のＬパルス）はもっと幅が狭くてもよいことがわかりました。
そこで今回はまず前回説明しましたインバータとＮＡＮＤゲートによる幅の狭いパルス出力回路について訂正をしておくことにします。
下は訂正後のインバータ（７４０４相当、遅延あり）＋ＮＡＮＤ（７４００相当）の回路です。
７４０４相当のインバータ回路の遅延のためにＣ１８１５のベース抵抗をスピードアップコンデンサなしの２００ＫΩにしていたところを５１ＫΩに変更しました。
ここは５１ＫΩに変更したあとでもスピードアップコンデンサ（２２ｐＦ）はつけません。
ここの抵抗の値をいろいろ変えてみた結果わかったことがあります。
基本的にこの回路（インバータ回路）の２ＳＡ１０１５と２ＳＣ１８１５のベース抵抗は同じ値であるべき、ということがわかりました。
訂正前の回路のようにＣ１８１５のベース抵抗のみを２００ＫΩにしても目立った不都合はなかったように思えますが、ここをＡ１０１５のベース抵抗よりも小さい値にすると均衡が崩れてしまうようでまともなインバータ回路の動作にならないことがわかりました。
今回はここを５１ＫΩとすることで概ね適切なパルス幅が得られたと思いますがもっと幅を狭くしたい場合にはその値をより小さな値にすればよいのではないかと思います。
その場合にはＡ１０１５とＣ１８１５の両方のベース抵抗を揃って同じ値の抵抗値に変更すべきと思います。
しかし。
「思います」と書いただけで終ってしまってはいけません。
やっぱり推測でものごとを判断するのは危険です。
後ほど試してみることにいたしましょう。
下はインバータの出力波形です。
前回はこの部分の写真は撮りませんでした。
上側（ＣＨ１）はＣＫＩＮの波形です。
下側（ＣＨ２）はインバータの出力波形です。
ＣＫＩＮがＬからＨになるときにインバータの出力が遅延します。
１／２Ｖｃｃ（２．５Ｖ）位のところで５０ｎｓほど遅延しています。
水平時間軸を拡大しました（下の写真）。
やっぱり５０ｎｓのようです。
下はＮＡＮＤゲートの出力波形です。
上側（ＣＨ１）はＣＫＩＮの波形（立ち上がり部分）です。
下側（ＣＨ２）はＮＡＮＤ回路から出力されたＣＫＯＵＴ波形です。
ちょうど５０ｎｓのパルスが出力されています。
上のほうで「もっと幅の狭いパルスにしたいときはベース抵抗を小さい値にすればよい（はず）」と書きました。
念のために試してみましたら。
意外な結果になりました。
やっぱり何でも試してみなければいけません。
下はベース抵抗を２２ＫΩにしたときのインバータの出力波形です。
上側（ＣＨ１）はＣＫＩＮの波形（立ち上がり部分）です。
下側（ＣＨ２）はインバータの出力波形です。
あれ？
５１ＫΩのときと変わっていないような…？
下はインバータのベース抵抗を２２ＫΩにしたときのＮＡＮＤゲートの出力波形です。
上側（ＣＨ１）はＣＫＩＮの波形（立ち上がり部分）です。
下側（ＣＨ２）はＮＡＮＤ回路から出力されたＣＫＯＵＴ波形です。
うーん。
やっぱり５０ｎｓです。
５１ＫΩと同じですねえ。
ということは。
インバータとＮＡＮＤゲートを使った回路では出力パルス幅の最小値は５０ｎｓということになります。
何でもやってみないとわかりませんねえ。
ま。
カウンタ回路のゲートに入力するクロックのパルス幅としては５０ｎｓというのはちょうどよい位の値かと思います。
次回に続きます。
トランジスタでＣＰＵをつくろう！［第４１４回］
２０２４．２．７ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る