標準ＴＴＬだけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第５０８回］

●ＰＩＣ１８Ｆ１４Ｋ５０をクロック３２ＭＨｚで動かしてみました

ＰＩＣ１８Ｆ１４Ｋ５０の内部発振クロックの最高は１６ＭＨｚです。
ＰＩＣ１８Ｆ２５５０の内部発振周波数の最高が８ＭＨｚでしたから、その倍の周波数ということになります。
立派なものです。
さらに。
ＰＩＣ１８Ｆ１４Ｋ５０は、内部発振クロックをＰＬＬで４倍にして、それをシステムクロックとして使うことができます。
ただし、さすがに１６ＭＨｚの４倍というわけにはいかなくて、内部発振クロックが８ＭＨｚのときに限って、ＰＬＬで４倍にすることができます。

まずはプログラムです。

;;;pic p18f14k50 test program
;f14k50test2
;10/5/21
;
;
	#include<p18f14k50.inc>
;cpuclock=32MHz internal oscillator
;
	CONFIG FOSC = IRCCLKOUT,WDTEN=OFF,LVP=OFF;not WDT          
;
	org 00
	movlw 64;clock=8MHz,select Primary Clock
	movwf OSCCON
	movlw 40;PLL on for intosc=8MHz only
	movwf OSCTUNE
	clrf ANSEL;PORTA,PORTC are digital
	clrf ANSELH;PORTB,PORTC are digital
	clrf TRISA;porta=out
	clrf TRISB;portb=out
	clrf TRISC;portc=out
;
	movlw 1
loop
	xorwf PORTC
	goto loop
;
	end

内蔵発振回路のクロック周波数は、ＯＳＣＣＯＮレジスタで行います。
ＯＳＣＣＯＮレジスタの表は前回（［第５０７回］）お見せしました。

今回は８ＭＨｚクロックを選択しますから、ＩＲＣＦ＜２：０＞＝１１０です。ＨＦＩＯＦＳ＝１にします。
問題はＳＣＳビットです。
内部発振クロックですから前回の１６ＭＨｚと同じくＳＣＳ＜１：０＞＝１ｘにすればよい、と思いきや、そのようにするとＰＬＬを使うことができません。
ここはＳＣＳ＜１：０＞＝００（プライマリクロック）にする必要があります。
なぜだかいまひとつ納得がいきません。

ブロック図（［第５０５回］）をよーく見てみますと、ｉｎｔｅｒｎａｌ　ｏｓｃｉｌｌａｔｏｒからまっすぐにｓｙｓｔｅｍ　ｃｌｏｃｋに入るラインと、ｐｒｉｍａｒｙ　ｏｓｃｉｌｌａｔｏｒのラインにのっかるラインの２通りがあります。
そこのところをこのＳＣＳビットでコントロールしているようなのですが、表現といいますか、コメントといいますか、どうもそのあたりに無理があるような感じですっきりとは納得できません。
納得はできませんけれど、このようにしないことには３２ＭＨｚが出てくれませんから、致し方がありません。

内部発振クロックの８ＭＨｚをＰＬＬで４倍にするためには、ＯＳＣＴＵＮＥレジスタのＳＰＬＬＥＮビットを１にしなければなりません。

［出典］ＭＩＣＲＯＣＨＩＰ社ＰＩＣ１８Ｆ１ｘＫ５０ＤａｔａＳｈｅｅｔ

●ＲＣ０からの出力波形です

プログラムを実行中のＲＣ０からの出力波形です。


ＣＰＵクロックは内蔵発振の８ＭＨｚ×４倍の３２ＭＨｚです。
上側（ＣＨ１）はＣＬＫＯＵＴ（ｐｉｎ３）から出力されている、ＣＰＵクロックの１／４のクロック（８ＭＨｚ）です。
下側（ＣＨ２）はプログラムによってトグル出力されたＰＯＲＴＣのビット０の波形です。
ＰＯＲＴＣのビット０は３マシンクロックごとに１と０が交互に出力されます。
ＣＰＵクロックが３２ＭＨｚということは、１クロックが１／３２μｓｅｃということです。
ＰＩＣの１マシンクロックは４ＣＰＵクロックですから、１／８μｓｅｃです。
そしてその３マシンクロックは、３／８μｓｅｃになります。
３７５ｎｓｅｃです。
前回と同様に、今回も計算通りの出力が得られています。

この出力波形については、もう少し書くことがあるのですが、本日は時間が足りませんので、それについてはまた次回ということにいたします。
２０１０．５．２５ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る