標準TTLだけ(!)でCPUをつくろう!(組立てキットです!)
(ホントは74HC、CMOSなんだけど…)
[第388回]

●テスト回路をジャノ目基板に組みました

前回お見せした回路をジャノ目基板に組みました。
基板表側の写真です。


こちらは基板裏側の写真です。

回路図で見ると簡単なように見えますが、実際に組んでみると、ご覧の通り、結構配線がたくさんあります。

●信号をオシロで観察してみました


74HC238のpin6とpin7にプローブをあてています。

もう一度前回の回路図です。


Tクロックの出力回路の確認です。
T0、T2、T4…というように、偶数信号を出力する回路です。
図のようにちょいと工夫すると、Y出力からT0、T2、T4…というように偶数のタイミング信号が出力されます。

普通は、T0、T1、T2、T3…というように出力されますから、そのうちの偶数信号だけを使うとすると、出力信号の半分は無駄になってしまいますし、ICも倍必要です。

なんてことはないのです。
74HC238のA、B、C入力に、普通はQA、QB、QCを入力するところを1つずらして、QB、QC、QDを入力します。
そのままでは倍幅のMクロックになってしまいますが、図のようにG入力にQAを入力することで、半分を殺してしまうことができますから、T幅の信号が得られることになります。

図でQAをそのままG2AまたはG2Bに入れずに、わざわざ反転してからG1に入力しているのは無駄なことをしているように見えるかもしれませんが、わざとこうしているのです。
T出力(偶数)の信号は通常は何らかのアクションのタイミングとして使われます。
その立ち上がりと同じ立ち上がりの倍幅の信号Mクロックは、データやアドレスを出力するタイミングとして利用されます。
そこで安全のために、わずかでもTクロックの立ち上がりをMクロックの立ち上がりよりも遅くしておくために、このようにわざとインバータを入れて、1ゲート分の遅延をさせているのです。
まあ、でも、ここまでしなくても、タイミングとしては問題はないはずなのですがねえ。
特殊な回路以外は、T信号の立下りでデータなどがラッチされるので、立ち上がりのタイミングは意識する必要はないからです(ひょっとして、最終的な回路では、このインバータは取ってしまって、QAはG2AまたはG2Bに接続するように変更してしまうかも)。


上(CH1)が74HC238のpin6に入力されるQAの信号で、下(CH2)は74HC238からの出力信号(pin7)です。
うーん。ちょっとオーバーシュート、アンダーシュートが大き過ぎるようですねぇ。
ですが、これは回路のせいではなくて、プローブのせいなのです。

このオシロスコープ(ソニーテクトロ、100MHz2現象)はずいぶん前から使っている(20年前?)もので、扱いが悪くてプローブを壊してしまいました(うっかり踏んづけたりして…)。
ソニーテクトロに聞きましたら、ふええー、というお値段でしたので、とても買う気になりません。

ま、たかがプローブということで、どこかで安いものを見つけてきて、それをつないで使っています。
でも、こうやって見ると、たかがプローブ、ではありませんですねぇ。

それはともかくとして、出力はQAの期間(インバートしていますから、実際はQA=Lの期間)と同じタイミングになっています。
CPUクロックは2MHzですから、Tクロックはその1周期分の長さ(500ns)です。

遅延の様子を見るために、0.1μsのレンジで確認してみました。

うーん。あまりはっきり見える、とは言いがたいですけれど、ほんのちょっぴり遅延しているようです。

本日も、また時間が無くなってしまいました。
また次回に続きます。

2009.11.30upload

前へ
次へ
ホームページトップへ戻る