ＫＬ５Ｃ８０Ａ１２マイコンボードの製作
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
ＫＬ５Ｃ８０Ａ１２はＺ８０互換の高速高性能８ビットマイクロコントローラです。
残念なことに数年前に生産中止になってしまいました。
しかし当社ではＫＬ５Ｃ８０Ａ１２を使った組込みマイコンボードはまだ健在です。
そのＫＬ５Ｃ８０Ａ１２を使ったＮＤ８０Ｚ３．５上位互換マイコンボードの製作記事です。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜

［第８４回］



●ＫＬ５Ｃ８０Ａ１２の怪（５）

パソコンをつくろう！のテーマといいますかそのコーナーで［第４０２回］〜［第４０７回］までＫＬ５Ｃ８０Ａ１２について書いてきましたが本当は「ＫＬ５Ｃ８０Ａ１２マイコンボードの製作」のところで書くべきでした。
このところ時間に追われていてそのあたりのところを整理している余裕がなくてつい流れのままに書いてきてしまいました。
テーマ違いですのでこのままにしておくと後で整理するのが難しくなります。
ということでこんな形で「二重投稿」することにしました。
見出しを含めて丸ごとコピーです。
えっと。
やっぱりリンクは変更しないといけないでしょうねえ。
以上まるごとコピーの言い訳です。

以下はパソコンをつくろう！［第４０６回］からの転載です。

前回で一応は渋々ながら一件落着したのですが何か心の奥ではくすぶっているものがあるようで。
念のためにウラを取っておくことにしました。
前回までのところでＩＮＴはＲＡＭがセレクトされていてＭ１が発行されているときというのが条件ですということを書いてきました。
そのはずなのですけれど念のためにそこのウラを取っておこうというわけです。
で。
ロジアナで今までデータラインにしていたところから２本外してＲＯＭ＿／ＲＡＭセレクト信号とＭ１信号を観測することにしました。



ＰＲＯＢＥ０２がＲＯＭ＿／ＲＡＭ信号です。
［第８０回］の回路図で７４ＨＣ７４のｐｉｎ１に入っている信号です。
この信号がＬのとき（つまりＲＯＭがセレクトされているとき）７４ＨＣ７４の出力はクリアされるのでＱ＿出力（ＩＮＴ）はＨになります。
ＰＲＯＢＥ０３は直接Ｍ１につなぐとよいのですがちょっと信号が取りにくいところにあるのでこれも７４ＨＣ７４のｐｉｎ３につないでいます。
ここにはＭ１とＣＬＫのＡＮＤが入っています。
Ｍ１＿とＣＬＫがともにＬのときにここがＬになります。
ｐｉｎ３は７４ＨＣ７４のＣＬＫ入力でＣＬＫが↑のとき出力がラッチされます。
ＮＤ８０Ｚ３．５ではＭ１＿をインバートして入れていますがＮＤ８０ＫＬの場合はＡＭ１８８と回路を兼用するためにこの回路にしています。
ＰＲＯＢＥ０３に幅のせまいパルスが入っているときがＭ１＿がＬのときです。
こうしてみるとＩＮＴは確かにＭ１＿がＬになったときに出力されています。

ところで。
それで確認したかったことは確認できたのですがおかしなことに気がついてしまいました。
なんとＥＤ　４Ｄ（ＲＥＴＩ）が２度ＲＤされています。
これはおかしい。
しかも最初のＲＥＴＩはＭ１＿が出力されていますが続くＥＤ　４ＤはＭ１＿がありません。
どうも命令コードではなくてデータとして読んでいるようです。
なんじゃこれは？

もう少しはっきり確認するために［第８２回］のロジアナ出力図にＥＤ　４Ｄを書き加えてみました。



やっぱり２度読みをしていますねえ。
ここが異常動作に関係しているのかと思ったのでプログラム修正後の（正常動作する）ＲＯＭでも確かめてみました。
今回はそこのところが分かればよいのでアドレスラインはつないでいません。



やっぱり同じでした。
うむむむむ。
今頃になってですけれどＫＬ５Ｃ８０Ａ１２はちょいと怪しいＣＰＵなのかなあと思ってしまいます。

ＫＬ５Ｃ８０Ａ１２マイコンボードの製作［第８４回］
２０２６．３．１ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る