命令コードの次のメモリアドレスに、ジャンプ先アドレスの下位バイトを置き、さらにその次のメモリアドレスに、ジャンプ先アドレスの上位バイトを置きます（上位バイト・下位バイトの順ではなくて、逆の下位バイト・上位バイトの順です）。
たとえば、アセンブラニーモニックで、
ＪＮＺ １２３４
と書くと、この命令は、（直前に行われた計算の結果が）ゼロではないとき（Ｚフラグがセットされていないとき）は、１２３４番地にジャンプせよ、という命令になります。
この命令がメモリの００２０番地から書かれている場合の、命令コードに続くジャンプ先アドレスデータの格納の仕方を次に例示します。
アドレス ２進数 １６進数 ニーモニック
００２０ １１００００１０ Ｃ２ ＪＮＺ
００２１ ００１１０１００ ３４ （下位アドレス）
００２２ ０００１００１０ １２ （上位アドレス）
条件が成立したときは、普通のＪＭＰ命令と同じ動作になります。
ですから前回［第６２回］のＪＭＰ命令の回路図では、ＪＭＰ命令とＪＸ（条件ＪＭＰ命令）とをＯＲで同じ回路にしているのです。
では、条件ＪＭＰ命令で条件が成立しなかったときは、どうなるのでしょうか？
●条件ＪＭＰ命令（条件不成立のとき）のタイミングチャート
条件が不成立のときは、命令コードに続く、ジャンプ先アドレス２バイトを読んだだけで、何もしないでその次の命令を実行します。
さきほど条件ＪＭＰ命令は普通のＪＭＰ命令と同じ動作をするので、回路は同じにしている、と書きました。
それなら、どこで条件の判断をして、ジャンプする、しない、の分岐をするのでしょうか？
もう一度、前回のＪＭＰ命令の回路図をよく見てください。
右下のＡＮＤ（オープンドレイン出力のＮＡＮＤ）がずらりと並んだところで条件分岐をさせているのです。
このＡＮＤ回路はすこし変わった組み合わせになっています。
条件が成立したときのＡＮＤではなくて、不成立のときのＡＮＤなのです。
ＮＡＮＤゲートの片方の入力は命令コードのビット５〜３をデコードして、条件（ＮＺ、Ｚ、ＮＣ、Ｃ…）ごとにアクティブＨになるようにした７４ＨＣ２３８回路からの信号が入っています（そのデコード回路は［第６１回］の２枚目の基板のデコード回路図の右下方にあります）。
ＮＡＮＤゲートのもう一方の入力はフラグレジスタからの出力信号です。
フラグレジスタからは、条件成立のときにＨになる信号と、逆に条件が不成立のときにＨになる信号がでています（［第５９回］フラグレジスタの回路図を参照してください）。
たとえばＺフラグは計算後の値がゼロの時にセットされます。
そのときにＺＦフラグはＨになりますが、ＺＦ＿信号はＺＦ信号の逆に、結果がゼロではないとき（Ｚフラグがリセットされたとき）にＨになります。
さて、では、もう一度、ＪＭＰ命令の回路図に戻って、たとえば一番下にある、ＮＺのＮＡＮＤを見てみると、片方の入力がＮＺ（ＪＭＰ条件：結果がゼロではないとき）なのに、もう片方の入力はＺＦ（ゼットのときにＨ）になっています。
つまりこのＮＡＮＤゲートは、ＪＭＰ命令の条件が不成立のときにアクティブ（Ｌ）を出力します。その出力はマシンクロックカウンタのクリアパルス（Ｍｃｌｒ）です。
もう一度、［第６１回］の２枚目の基板のデコード回路図を見てください。
命令コードのビット５〜３をデコードして、条件信号を出力している７４ＨＣ２３８のｐｉｎ４、ｐｉｎ５の前には、ＮＡＮＤゲートがあって、条件ＪＭＰ命令（ＪＸ）のセレクト信号と、Ｔ８がＮＡＮＤの入力になっています。
つまり条件信号（ＮＺ、Ｚ、ＮＣ、Ｃ…）は、ＪＸ命令のときのマシンサイクルＴ８のときだけアクティブになるのです。
以上の回路によって、条件ＪＭＰ命令がデコードされると、その条件が不成立の場合には、Ｔ８サイクルでＭｃｌｒ信号が出力されるため、マシンクロックカウンタが０に戻り、ＪＭＰ命令の動作（指定アドレスへのジャンプ）をすることなく、次の命令のＯＰコードフェッチサイクルになります。
●２枚目の基板に部品を全部実装しました
こちらは基板の裏側です。
かなり追加配線していますが、まだまだこんなものでは終わりそうにありません（果たして、本当にちゃんと動作してくれるでしょうか…？）。
２００８．９．１０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る